#### STATE MACHINE AND COMMUNICATION CONTROL SYSTEM

Publication number: JP8087462

Publication date:

1996-04-02

Inventor:

KUROIWA KOICHI; TANIGUCHI SHOJI

Applicant:

**FUJITSU LTD** 

Classification:

- international:

G06F13/00; H04L29/02; G06F13/00; H04L29/02; (IPC1-

7): G06F13/00; H04L29/02


- European:

Application number: JP19940224655 19940920 Priority number(s): JP19940224655 19940920

Report a data error here

#### Abstract of JP8087462

PURPOSE: To actualize the state machine which can easily be tested and to lighten the load on the microcomputer of a communication terminal device. CONSTITUTION: A state transition control circuit which is equipped with a latch means 33 for holding data showing a transition state and a state control means 31 generating data showing a next state of transition according to the transition state and detection signal that the latch means 33 outputs and allows sequential transition of states by latching data outputted by a state control means 31 by the latch means 33 according to a clock signal is equipped with a state data input means which inputs the data showing the transition state directly from outside, a switching means 32 which performs the switching of the data showing the next state of transition to be inputted to the latch means 33 between the data outputted by the state control circuit 31 and the data outputted by the state data input means, and a control data input means which inputs control data for controlling the switching of the switching means 32 for outside.



Data supplied from the esp@cenet database - Worldwide

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-87462

(43)公開日 平成8年(1996)4月2日


| (51) Int.Cl. <sup>6</sup><br>G 0 6 F 13/00<br>H 0 4 L 29/02 | 識別記号<br>353 B   | 庁内整理番号<br>7368-5E | FI                   |   |         | 1            | 技術表示箇所   |  |
|---|-----------------|-------------------|----------------------|---|---------|--------------|----------|--|
| N 0 4 L 25/02   |                 | 9371-5K           | H 0 4 L              | 13/ 00                                    | 301     | Z            |          |  |
|   |                 |                   | 審查請求                 | 未請求                                       | 請求項の数11 | OL           | (全 14 頁) |  |
| (21)出願番号 特願平6-224655 (7                                     |                 | (71)出願人           | 000005223<br>富土通株式会社 |   |         |              |          |  |
| (22)出願日   | 平成6年(1994)9月20日 |                   |                      | 神奈川県川崎市中原区上小田中1015番地                      |         |              |          |  |
|   |                 |                   | (72)発明者              | 黑岩 功一<br>神奈川県川崎市中原区上小田中1015番地<br>富士通株式会社内 |         |              |          |  |
|   |                 |                   | (72)発明者              | 谷口 章二<br>神奈川県川崎市中原区上小田中1015番地<br>富士通株式会社内 |         |              |          |  |
|   |                 |                   | (74)代理人              | 弁理士                                       | 石田 敬 (5 | <b>本3名</b> ) |          |  |
|   |                 |                   |                      |   |         |              |          |  |

# (54) 【発明の名称】 ステートマシン及び通信制御方式

### (57)【要約】

【目的】 試験の容易なステートマシンが実現と共に、 通信端末装置におけるマイクロコンピュータの負担の低 減を目的とする。

【構成】 遷移状態を示す一夕を保持するラッチ手段33と、ラッチ手段33の出力する遷移状態と検出信号に従って、次に遷移する状態を示すデータを生成するステートコントロール手段31とを備え、ラッチ手段33はステートコントロール手段31の出力するデータをクロック信号に従ってラッチすることで順次状態が遷移する状態遷移制御回路において、外部から直接遷移状態を示すデータを入力する状態データ入力手段と、ラッチ手段に入力する次の遷移状態を示すデータを、ステートコントロール手段の出力するデータと、状態データ入力手段の出力するデータの間で切り換える切り換え手段32と、切り換え手段の切り換えを制御する制御データを外部から入力する制御データ入力手段とを備える。



1

#### 【特許請求の範囲】

【請求項1】 遷移状態を示すデータを保持するラッチ 手段(33)と、

該ラッチ手段(33)の出力する遷移状態と検出信号に従って、次に遷移する状態を示すデータを生成するステートコントロール手段(31)とを備え、前記ラッチ手段(33)は前記ステートコントロール手段(31)の出力するデータをクロック信号に従ってラッチすることで順次状態が遷移する状態遷移制御回路において、

外部から直接遷移状態を示すデータを入力する状態デー 10 タ入力手段と、

前記ラッチ手段(33)に入力する次の遷移状態を示す データを、前記ステートコントロール手段(31)の出 力するデータと、前記状態データ入力手段の出力するデ ータの間で切り換える切り換え手段(32)と、

該切り換え手段(32)の切り換えを制御する制御データを外部から入力する制御データ入力手段とを備え、遷 移状態を直接外部から設定可能にしたことを特徴とする 状態遷移制御回路。

【請求項2】 前記状態データ入力手段と前記制御デー 20 タ入力手段は、外部から直接書き込み可能なレジスタ (35)であることを特徴とする請求項1に記載の状態 遷移制御回路。

【請求項3】 前記状態データ入力手段と前記制御データ入力手段は、外部端子であることを特徴とする請求項1に記載の状態遷移制御回路。

【請求項4】 状態の遷移を停止させてその時点の状態 を保持する状態遷移停止手段を更に備え、

前記制御データ入力手段は、適常の動作を行わせるか、 前記状態遷移停止手段を動作させて状態の遷移を停止さ 30 せるかの設定を行う遷移停止設定データ入力手段を更に 備えることを特徴とする請求項1に記載の状態遷移制御 同路。

【請求項5】 前記状態遷移停止手段は、前記ラッチ手段への前記クロック信号の入力を実質的に停止させる回路(36)であることを特徴とする請求項1に記載の状態遷移制御回路。

【請求項6】 遷移状態を示すデータを保持するラッチ 手段(33)と、

該ラッチ手段(33)の出力する遷移状態と検出信号に 40 と、従って、次に遷移する状態を示すデータを生成するステ 該ラートコントロール手段(31)とを備え、前記ラッチ手 リア段(33)は前記ステートコントロール手段(31)の 5)出力するデータをクロック信号に従ってラッチすること 前部で順次状態が遷移する状態遷移制御回路において、 ず前

状態の遷移を停止させてその時点の状態を保持する状態 遷移停止手段と、

通常の動作をおこなわせるか、前記状態遷移停止手段を 動作させて状態の遷移を停止させるかの設定を行う遷移 停止設定データ入力手段を備え、遷移状態を保持するこ 50

と可能にした状態遷移制御回路。

【請求項7】 前記状態遷移停止手段は、前記ラッチ手段への前記クロック信号の入力を実質的に停止させる回路であることを特徴とする請求項1に記載の状態遷移制御回路。

【請求項8】 周波数が随時切り換えられるクロック信号を生成するPLL回路(20)と、

該PLL回路(20)の出力するクロック信号に従って 通信信号を受信する受信部(18)と、

 該PLL回路(20)の出力するクロック信号に従って 通信信号を送信する送信部(19)と、

前記受信部(18)と前記送信部(19)の間の制御処理を行うステートマシン(17)と、

該ステートマシン(17)が行う以外の装置全体の制御 処理を行うマイクロコンピュータ(1)とを備える通信 端末装置において、

前記PLL回路(20)は、変更する周波数にロックしたことを示すロック検出信号(LDET)を前記ステートマシン(17)に出力し、該ステートマシン(17)

り は前記ロック検出信号 (LDET) に応じて自動的に次の制御を開始することを特徴とする通信端末装置。

【請求項9】 前記ステートマシン(17)は、前記マイクロコンピュータ(1)によって前記PLL回路(20)が変更する周波数にロックするように設定されるのに応じて、前記PLL回路(20)がロックするまで待機するロック前待機状態を備え、該ロック前待機状態において前記ロック検出信号(LDET)を受けると次の制御状態に遷移することを特徴とする請求項8に記載の通信端末装置。

80 【請求項10】 前記ステートマシン(17)の前記ロック前待機状態への遷移は、前記マイクロコンピュータ(1)の周波数チャンネル起動要求又は周波数チャンネル切り換え要求に応じて行われることを特徴とする請求項9に記載の通信端末装置。

【請求項11】 固定データ長のユニットデータを用いて通信を行い、該ユニットデータの空き部分には所定のフィルパターンが挿入される通信方式の送信装置であって、

送信データを一時的に保持するデータレジスタ (53) ト

該データレジスタ (53) に保持された送信データをシリアルデータに変換するパラレル・シリアル変換器 (55) とを備える送信装置において、

前記データレジスタ(53)へのデータ入力の前には必ず前記データレジスタ(53)を初期化し、データを出力する際には、データレジスタを全てアクセスすることを特徴とする送信装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、信号に応じて額次状態

が変化し、その時の状態に応じて処理内容が変化する状 態遷移回路、いわゆるステートマシン、及びそのような ステートマシンを使用して通信制御を行う通信制御方式 に関する。

#### [0002]

【従来の技術】ゲートとラッチを組み合わせて各種の制 御を行うための回路を構成することが行われており、マ イクロコンピュータで行うほど複雑でない制御を行う場 合や、高速の制御処理を必要とする場合等に使用され Uが行い、一部の制御をこのような回路で行うといった 具合に、マイクロコンピュータと組み合わせで使用する 場合もある。

【0003】制御方式においては、制御の進行に応じて 順次状態が遷移し、たとえ同一の信号が入力されてもそ の時の状態に応じて行う制御内容が変化する。このよう な制御の進行に応じて順次状態が遷移する方式を状態遷 移方式と呼んでおり、上記のゲートとラッチを組み合わ せた制御用回路で、状態が遷移するものをステートマシ ンと呼んでいる。

【0004】近年、ディジタル方式の移動体通信が普及 しつつあるが、このような移動体通信における端末装置 でも、送受信の制御にステートマシンが使用される。こ こでは、ディジタル方式自動車電話システムを例として 本発明の説明を行うが、本発明はこれに限られるもので はない。図13は、ディジタル方式自動車電話システム の端末装置の構成例を示す図である。

【0005】図13において、参照番号1は装置全体の 制御を行うマイクロコンピュータであり、内部には中央 処理装置 (CPU) を有している。2は装置の使用者と 30 の間の各種の処理を行うためのマン・マシン・インター フェースであり、17はステートマシンであり、18は 受信部であり、19はマイクロコンピュータ1により書 き込まれた複数ビットの送信データを、シリアルデータ に変換して送信する送信部であり、20は通信に必要な クロック信号を発生させるPLL (Phase Locked Loop ) 回路である。自動車電話システムでは、通信に使用 する周波数帯が随時変化するため、PLL回路で、通信 に使用する周波数帯に対応したクロック信号を発生す る。

【0006】送信と受信に直接関係する処理は高速の処 理が要求される。そのため、この処理をマイクロコンピ ュータで行わせると、マイクロコンピュータは常時受信 部18や送信部19の状態を監視する必要があり、マイ クロコンピュータのパフォーマンスが低下する。そこ で、これらの処理は、ステートマシン17に行わせ、マ イクロコンピュータはそれ以外の処理を行うようにする のが一般的である。

【0007】図14は、従来のステートマシンの構成を 示す図である。図14において、参照番号31はステー 50 態F2からとまり木チャンネルの起動の際は、まずCP

トコントロール回路であり、32は状態ラッチであり、 34はステートデコーダである。このステートマシン は、デコード方式と呼ばれるもので、ビット数の小さな 状態ラッチ33で多数の制御信号ビットを出力できる

が、ステートデコーダ34が必要である。

【0008】状態ラッチ33は、その時点の状態を示す ビットデータを記憶しており、その出力はステートデコ ーダ34によってデコードされ、ステートマシン及び他 の回路部分への制御信号として供給されると共に、ステ る。例えば、全体の処理はマイクロコンピュータのCP 10 ートコントロール回路31に供給される。ステートコン トロール回路31では、その時点の状態を示すビットデ ータと検出信号に応じて次の状態を示すビットデータを 生成し、状態ラッチ33に供給する。状態ラッチ33は このビットデータを状態遷移用のクロック信号CLKに 従って、ラッチする。すなわち、ある状態から次の状態 への遷移を指示する検出信号が入力されると、CLKの 次の変化エッヂに応じて状態が変化することになる。

> 【0009】図15は、ステートマシンの状態遷移図の 例を示す図である。図15に示すように、リセットされ 20 た時には状態Aになる。状態Aにおいて、遷移条件AB が成立すると状態Bに遷移し、遷移条件ACが成立する と状態Cに遷移する。更に、状態Bにおいては、遷移条 件BDが成立すると状態Dに遷移する。このように、あ る状態において所定の条件が成立すると別の状態に遷移 し、そこで更に所定の条件が成立すると更に別の状態に 遷移するといった具合に、状態Aから状態Fまでのいず れかの状態に遷移していく。図16のタイムチャート は、この状態遷移を示す。

> 【0010】近年、携帯電話の需要が大きくなってお り、特にディジタル携帯電話サービスにおけるセルラー 方式システムで運用が行われている。セルラー方式のセ ル内では使用できる無線周波数帯が複数の更に狭い周波 数帯に分割されており、携帯端末装置はその周波数帯の 1つを用いて制御データ又は音声データ、情報データの やり取りを行っている。やり取りをするデータの種類と して、とまり木チャンネル、制御チャンネル及び通信チ ャンネルが挙げられるが、これらのチャンネル毎に使用 する周波数は異なる。また、移動中における連続的な通 信を維持するため、必要に応じて通話中の基地局から他 40 の基地局への切り換えが行われ、周波数の切り換えが行 わわる。

【0011】ステートマシンの状態遷移について、財団 法人電波システム開発センタが発行するディジタル方式 自動車電話システム標準規格(RCR STD-27 B、以下RCR規格と称する。) のレイヤ1手順規格に よる移動局の状態遷移を例として、更に詳しく説明す る。この規格によると、移動局の取り得る状態はF1~ F11まで規定されており、その状態遷移図を図17に 示す。図17の状態遷移図において、チャンネル停止状

Uはとまり木チャンネル周波数をPLL-LSIに設定 する。PLLがロックしたことをCPUが認識すると、 CPUよりとまり木チャンネル起動要求が発行され状態 F10に遷移する。CPUがロックを検出する方法とし ては、PLL-LSIのロックディテクト時間をタイマ で検出する方法、PLL-LSIからのロックディテク ト信号を入出力ポートを介して検出する方法等が使用で きる。また、通信チャンネル起動中状態F8において周 被数切り換えが行われ、通信チャンネル同期中状態F5 に遷移する場合においては、通信チャンネル起動中状態 10 でPLL-LSIの周波数の切り換えが行われ、上記の ロック状態をCPUが検出すると、通信チャンネル同期 中状態 F 5 に遷移する。この周波数切り換え時にかかる 処理の間中は、状態F8のままであり、周波数が定まら ない状態であるためレイヤ1状態としては状態F8であ るわけにはいかない。そのため、周波数切り換え時に は、状態F8をマスクする処理がCPUにより施されて いた。マスクの例としては、PLL-LSIに周波数を 設定した時にCPUよりロックがかかるまでレイヤ1状 態信号をマスクする処理を行っていた。F8からF3、 F8からF10、F4からF5F4からF10の時も同 様である。

【0012】以上が、ステートマシンの状態遷移の説明 であるが、ここで送信部19における処理について簡単 に説明する。自動車電話システムにおいても、ディジタ ル化が進められており、TDMA(Time Division Mult iple Access ) 方式が用いられるようになっている。 T DMA方式においては、データの送受信は所定のバイト 数のデータを1まとめにしたユニットデータを単位とし て行う。図18は一般的なユニットデータの構成を示す 30 図である。一般的に、プロトコルの下位レベル(例えば 物理レイヤ) で扱うこのようなユニットデータには、上 位プロトコル階層の制御情報やメッセージが挿入される が、第Kユニットのようにユニットデータ長より上位プ ロトコル階層のデータ長が短い場合がある。このような 場合、一般的なプロトコルでは上位プロトコルの有効デ 一夕がない部分は特定のフィルパターン(例えばすべて 「0」)で満たすように規定されている。

【0013】図19は従来の送信部の基本構成を示す図 である。図19において、参照番号53は送信データ及 40 びフィルパターンを書き込むデータレジスタ(DR)で あり、54は送信バッファとして機能するFIFO(Fi rst In First Out)、55はFIFO54から出力され たパラレルデータをシリアルの送信データに変換するパ ラレル/シリアル変換器である。

【0014】図19の回路では、データレジスタ53に 書き込まれたデータのみから送信用のデータユニットを 組み立てるようになっていた。従って、マイクロコンピ ュータ1は、送信部19の送信データバッファ53に固 定長(Nパイト)の送信データ(有効データとフィルパ 50 使用するとコストが増加するという問題が生じる。

ターン) を、各送信動作毎に必ず書き込む必要があっ た。従って、図18に示すようなデータユニットで構成 されるメッセージを送信する場合、最終ユニットである 第Kユニットでは、図20のフローチャートに示す処理 手順でマイクロコンピュータ1がMバイトの有効データ と(N-M)バイトのフィルパターンをデータレジスタ に書き込んでいた。

[0015]

【発明が解決しようとする課題】図13のような端末装 馕を構成する場合、ステートマシン17、受信部18、 送信部19、PLL回路20は、それぞれ1個のLSI で実現されるのが一般的である。また、ステートマシン 17、受信部18、及び送信部19を1個のLSIで構 成する場合もある。

【0016】ステートマシン17を実現するLSI又は ステートマシン17と受信部18と送信部19とをまと めたLSIの試験を行う場合、ステートマシンは複数の 状態を取り得るものであるが、かなずしもすべての状態 について試験を行う必要はなく、特定の状態において試 験を行えば正常に動作することが確かめられる。しか し、図15に示したような状態遷移を行うステートマシ ンにおいて、状態下で試験を行いたい場合、リセットし て状態Aにした後状態Fまで順次遷移させてから試験を 行う必要がある。いいかえれば、ステートマシンにおい て所望の状態に遷移させるためには、それ以前の状態を 必ず満足させなければならないということである。図1 5に示したような状態遷移を行うステートマシンにおい て、状態Fに遷移させるには、状態Aから、状態B、状 態D、状態Eを経て状態Fに遷移させるか、状態Aか ら、状態C、状態D、状態Eを経て状態Fに遷移させる 必要がある。もし、状態遷移が更に複雑なステートマシ ンの場合には、所望の状態に遷移させるまでに長い設定 時間が必要になる。このような長い設定時間は、試験装 置の使用効率を低下させ、試験コストを増大させるとい う問題を生じる。

【0017】更に、ステートマシンは、所定の条件が整 えば遷移するが、試験を行う上ではある状態のまま保持 したい場合も起こり得る。そこで従来の装置において は、ある状態を保持させるために条件が整わないよう に、内部ロジック回路及び外部からの設定を制御してい た。しかし、このような制御は煩雑であり、ある状態が 容易に保持できることが望まれていた。

【0018】また、上記の通信端末装置においては、マ イクロコンピュータが、周波数設定時のPLL回路がロ ックしたことを検出する処理、及び周波数切り換え時に ロックがかかるまでステートマシンをマスクする処理を 行っているが、これではマイクロコンピュータの負担が 大きくなり、処理速度の低下の問題が生じる。これを解 決するため、処理能力の大きなマイクロコンピュータを

【0019】同様に、ユニットデータを単位として送信 を行っている従来の送信装置では、データレジスタへの フィルパターンの書き込みをマイクロコンピュータが行 っているが、これもマイクロコンピュータの負担を大き くし、上記のような問題を生じる。本発明は上記問題点 に鑑みてなされたものであり、試験の容易なステートマ シンの実現、及び通信端末装置におけるマイクロコンピ ュータの負担の低減を目的とする。

#### [0020]

【課題を解決するための手段】本発明の第1の態様の状 10 態遷移制御回路は、遷移状態を示すデータを保持するラ ッチ手段と、ラッチ手段の出力する遷移状態と検出信号 に従って、次に遷移する状態を示すデータを生成するス テートコントロール手段とを備え、ラッチ手段はステー トコントロール手段の出力するデータをクロック信号に 従ってラッチすることで順次状態が遷移する状態遷移制 御回路において、外部から直接遷移状態を示すデータを 入力する状態データ入力手段と、ラッチ手段に入力する 次の遷移状態を示すデータを、ステートコントロール手 段の出力するデータと、状態データ入力手段の出力する 20 データの間で切り換える切り換え手段と、切り換え手段 の切り換えを制御する制御データを外部から入力する制 御データ入力手段とを備えるようにしたことを特徴とす

【0021】状態データ入力手段と制御データ入力手段 は、外部から直接書き込み可能なレジスタ又は外部端子 である。また、状態の遷移を停止させてその時点の状態 を保持する状態遷移停止手段を更に設け、制御データ入 力手段に、通常の動作を行わせるか、状態遷移停止手段 を動作させて状態の遷移を停止させるかの設定を行う遷 30 移停止設定データ入力手段を更に設ける。

【0022】状態遷移停止手段は、ラッチ手段へのクロ ック信号の入力を実質的に停止させる回路である。上記 の状態遷移停止手段と遷移停止設定データ入力手段は、 独立して従来のステートマシンに設けることもできる。 本発明の第2の態様の通信端末装置は、周波数が随時切 り換えられるクロック信号を生成するPLL回路と、P LL回路の出力するクロック信号に従って通信信号を受 信する受信部と、PLL回路の出力するクロック信号に 従って通信信号を送信する送信部と、受信部と送信部の 40 間の制御処理を行うステートマシンと、ステートマシン が行う以外の装置全体の制御処理を行うマイクロコンピ ユータとを備える通信端末装置において、PLL回路 は、変更する周波数にロックしたことを示すロック検出 信号をステートマシンに出力し、ステートマシンはロッ ク検出信号に応じて自動的に次の制御を開始することを 特徴とする。

【0023】ステートマシンは、マイクロコンピュータ によってPLL回路が変更する周波数にロックするよう に設定されるのに応じて、PLL回路がロックするまで 50 3実施例が行われる携帯型通信端末装置の全体構成を示

待機するロック前待機状態を備え、ロック前待機状態に おいてロック検出信号を受けると次の制御状態に遷移す

る。ステートマシンのロック前待機状態への遷移は、マ イクロコンピュータの周波数チャンネル起動要求又は周 波数チャンネル切り換え要求に応じて行われる。

【0024】本発明の第3の態様の送信装置は、固定デ 一夕長のユニットデータを用いて通信を行い、ユニット データの空き部分には所定のフィルパターンが挿入され る通信方式の送信装置であって、送信データを一時的に 保持するデータレジスタと、データレジスタに保持され た送信データをシリアルデータに変換するパラレル・シ リアル変換器とを備える送信装置において、フィルパタ ーンを発生するフィルパターン発生回路と、データレジ スタへのデータの入力を、送信データが存在する間は送 信データが、送信データが終了した後のユニットデータ の空き部分に相当する期間はフィルパターン発生回路か ら出力されるフィルパターンが入力されるように切り換 える書き込みデータ切り換え回路とを備えることを特徴 とする。

#### [0025]

【作用】本発明の第1の態様の状態遷移制御回路によれ ば、状態データ入力手段に設定したい状態を示すデータ を入力し、制御データ入力手段から、切り換え手段が状 態データ入力手段の出力するデータをラッチ手段に出力 するように切り換えさせる制御データを入力すれば、ク ロック信号に応じてラッチ手段は設定したい状態を示す データをラッチし、所望の状態になる。また、遷移停止 設定データ入力手段を介して、状態遷移停止手段が状態 の遷移を停止させてその時点の状態を保持するようにす れば、その時点の状態が保持できる。

【0026】本発明の第2の態様の通信端末装置によれ ば、PLL回路は、変更する周波数にロックしたことを 示すロック検出信号をステートマシンに出力し、ステー トマシンはロック検出信号に応じて自動的に次の制御を 開始するため、マイクロコンピュータは従来行っていた 周波数設定時のPLL回路がロックしたことを検出する 処理、及び周波数切り換え時にロックがかかるまでステ ートマシンをマスクする処理を行う必要がなくなり、処 理の負担が軽減される。

【0027】本発明の第3の態様の送信装置によれば、 書き込みデータ切り換え回路が、送信データが存在する 間は送信データが、送信データが終了した後のユニット データの空き部分に相当する期間はフィルパターン発生 回路から出力されるフィルパターンがデータレジスタへ 入力されるように切り換えるため、マイクロコンピュー 夕は従来行っていたフィルパターンの書き込み動作を行 わなくてもよいため、負担が軽減される。

#### [0028]

【実施例】図1は、以下に説明する本発明の第1乃至第

ĝ

す図である。図1において、参照番号11は中央処理装置(CPU)であり、12はROMであり、13はRAMであり、14はシステムバスであり、15はシステム用のRAMであり、16は入出力ポートであり、これらでマイクロコンピュータを構成する。17はステートマシンであり、18は受信部であり、19は送信部であり、20は通信のためのクロック信号を発生するPLL回路である。この端末装置が運用される通信システムでは、このシステムに割り当てられた周波数帯を更に狭い周波数帯のチャンネルに分割し、やり取りするデータの10種類や通信先の基地局の切り換え等に応じて随時チャンネルを切り換える。

【0029】チャンネルを切り換える毎にPLL回路2 0は、発生するクロック信号を変更する必要がある。P LL回路20でのクロック信号の周波数の変更は、マイ クロコンピュータがPLL回路20のレジスタをアクセ スし、レジスタの内容を変更することによって行われる が、PLL回路が所定の周波数にロックするにはレジス 夕の変更後、ある程度の時間を要する。従来は、マイク ロコンピュータが、PLL回路がロックしたことを検出 20 した後、ステートマシンに起動要求を出しており、その 間の処理をマイクロコンピュータが行っていた。PLL 回路がロックしたことを検出する方法としては、PLL 回路20からのロックディテクト信号を入出力ポート1 6を介して検出する方法や、レジスタの変更後PLL回 路が所定の周波数にロックするまでに要する時間よりあ る程度長い時間を設定し、その時間をカウントした時点 ではロックしたものと見なして、それ以後の処理を行っ ていた。いずれにしろ、この間の処理はマイクロコンピ ュータが行っていた。チャンネルの切り換えの間通信が 30 途切れるため、チャンネルの切り換えに要する時間はで きるだけ短いことが必要であり、マイクロコンピュータ はこの処理の間常時ロックディテクト信号を監視した り、タイマを監視する必要があり、他の処理を行うこと はできなかった。

【0030】以上が本発明の実施例が行われる携帯型通信端末装置の全体構成の説明であり、以下各実施例について説明する。第1実施例は、図1のステートマシンの部分に本発明の第1の態様を適用した実施例であり、図2にそのプロック構成図を示す。図2において、参照番40号31はステートコントロール回路であり、33は状態ラッチ、34はステートデコーダであり、これらの部分は図14に示した従来例と同じである。図14と比較して明らかなように、図2では、レジスタ35と、切り換え回路(SEL)32と、ANDゲート36とが新たに設けられている。切り換え回路(SEL)32は、レジスタ35の1ビットの信号に応じて、ステートコントロール回路31の出力するデータとレジスタ35の6ビットが表すデータのいずれかを選択して、状態ラッチ33に出力する選択回路である。50

10

【0031】図3はレジスタ35のビット構成と各ビットの機能を示す図である。図3に示すように、レジスタ35は8ビットで構成され、最上位ビットD7は状態遷移モードビットであり、D6は状態遷移の場合であり、D5~D0は状態遷移コードビットである。通常動作を行わせる時にはD7を「0」に、レジスタ35のD5~D0で設定される状態コードにする時にはD7を「1」に設定する。従って、切り換え回路(SEL)32は、D7が「0」に時にはステートコントロール回路31の出力するデータを選択する。従って、この場合には、通常のステートマシンをし、その時点の状態と検出信号に応じて状態が変化する。D7が「1」に時にはレジスタ35のD5~D0のデータを選択し、ステートマシンは、D5~D0のデータが示す状態に設定される。

【0032】前述のように、このステートマシンはステートデコーダ34を備えており、状態を表すビットデータをデコードして状態を示す信号を生成するデコード方式と呼ばれる方式のものである。ここでは、レジスタ35のD5~D0が状態遷移コードビットに割り当てられており、全部で64通りの状態を設定できるが、実際に取り得る状態の個数がこれと等しい必要はなく、レジスタ35で設定できる状態の個数は実際に取り得る状態の個数以上であればよい。

【0033】ANDゲート36には、クロック信号CL Kと状態遷移保持モードビットD6の反転したデータが入力され、その出力は状態ラッチ33にクロック信号として入力される。従って、D6が「0」の時には状態ラッチ33にクロック信号CLKが入力され、通常のステートマシンの動作が行われる。D6が「1」の時には状態ラッチ33にはクロック信号が入力されなくなるため、ラッチしているデータがそのまま保持される。従って、D6が「0」の時には通常動作、「1」の時には状態が保持されることになる。

【0034】図4は、第1実施例のステートマシンが図15のような状態遷移を行うとした場合の状態遷移を示すタイムチャートである。図4に示すように、リセットすると、状態Aになり、D7とD6が「0」であれば、それぞれの遷移条件が成り立った時に状態が遷移する。状態Aの時に、状態遷移コードD5~D0を「000101」、すなわち状態Fに設定し、D7を「1」にすると、次のクロック信号CLKの立ち上がりで、ステートマシンは状態Fに設定される。この状態で、D7を「0」に戻し、条件FAを成立するようにすると、状態Aに遷移する。また、状態遷移コードD5~D0を任意のデータ、例えば状態Fを表す「000101」に設定した上で、D7を「1」にしても、D6が「1」であればそれまでの状態Aが保持される。

【0035】なお、外部から状態の設定だけを行うので 50 あれば、レジスタ35のD6及びANDゲート36はな

くてもよく、逆にデータの保持を行う必要がないのであ れば、切り換え回路(SEL)32及びレジスタ35の ピットD7、D5~D0がなくてもよい。本発明の第2 実施例は図1に示した全体構成を有する携帯型通信端末 装置であり、PLL回路20のロックディテクト信号L DETがステートマシン17に出力され、ステートマシ ン17から周波数設定要求信号 ISETが割り込み信号 としてCPU11に出力される点が従来例と異なる。

【0036】図5は第2実施例の装置のステートマシン 17の状態遷移図である。この状態遷移図は、図17の 10 状態遷移図に対応するRCR規格のレイヤ1の状態遷移 図である。2つの図を比較して明らかなように、第2実 施例では、切り換え用のとまり木チャンネル起動前状態 F10'、制御チャンネル起動前状態F3'、通信チャ ンネル起動前状態 F5'、通信チャンネル再起動前状態 F11'が新たに設けられている点が従来例とは異な **ర**ం

【0037】図6は、第2実施例における状態遷移の夕 イムチャートである。この図を参照しながら第2実施例 での処理を説明する。従来の装置においては、チャンネ 20 ル起動時又はチャンネル切り換え時においては、CPU 11が起動又は切り換え先の周波数にロックしたことを 監視し、チャンネル起動要求を発行していた。これに対 して、本実施例においては、CPUはチャンネル起動又 はチャンネル切り換えを行いたい時に、チャンネル起動 要求を発行し、周波数設定要求ISETが割り込み信号 としてCPU11に通知されるとPLL回路20に対し て周波数を設定する。チャンネル起動要求がCPU11 より発行されると、ステートマシン17は起動前状態に 遷移する。例えば、通信チャンネル起動中状態F8'で 30 とまり木チャンネル起動要求がCPU11から発行され ると、とまり木チャンネル起動前状態F10'に遷移す る。この状態に遷移することによって、状態F8から抜 け出るなり、周波数切り換え前状態をマスクする処理が 不要になり、CPU11とレイヤ1の制御を行うステー トマシン17とのハンドシェイク処理が確実に行われる ことになる。ステートマシン17は、この起動前状態 で、PLL回路20からのロックディテクト信号LDE Tを受けると自動的に次の状態に遷移する。

の状態をマスクする必要もなくなり、PLL回路のロッ ク状態を検出する必要がなくなる。また、チャンネル起 動またはチャンネル切り換え時において要求が発行され ると、CPUに対してPLL回路への周波数設定要求が 割り込み信号として出力される。従って、CPUは割り 込みが発生するとPLL回路に対して周波数データを設 定すればよい。これにより、従来PLL回路がロックし たことをタイマで監視していた場合のタイムロス及びロ ックディテクト信号を監視していた場合のCPUの負担 12

ファームの制御が簡潔になる。

【0039】第3実施例は、図1の送信部19に本発明 の第3に態様を適用したものであり、その基本構成を図 7に示す。図7において、53は送信するデータを一時 的に保持するデータレジスタであり、55はデータレジ スタ53に保持されたデータを通信用のシリアルデータ に変換するパラレル・シリアル変換器である。CPU1 1は、送信部19を1バイト単位でアクセスするので、 フィルパターンも1パイトデータであり、データレジス タも1バイトを単位とする。従って、パラレル・シリア ル変換器55は8ピットを1ピットのシリアルデータに 変換する。更に、ユニットデータは8パイトであり、デ ータレジスタ53は、1パイト単位で8パイト分の容量 を有する。CPU11からの送信データのデータレジス タへの書き込みが終了すると、書き込み終了信号DLが 出力される。なお、以下の例では、フィルパターンはす べてのビットが「0」のパターンとする。

【0040】図8はデータレジスタ53の一部を構成す る入力データバッファの構成例であり、ここではユニッ トデータは8バイトであり、入力データバッファも8バ イト分であり、8個の1バイトバッファBUF0、BU F1、…、BUF7がある。各データバッファの書き込 み信号BUFOWE、BUF1WE、…、BUF7WE は図9の回路によって生成される。1バイトの書き込み を行う毎に書き込み信号DWEがCPUから出力され、 これをデータカウンタ70でカウントする。書き込みが 行われる毎にカウント値が増加するので、それをデータ カウンタラッチ 71 でラッチし、それをデコーダ73で デコードすると、出力が「1」になるビット位置が順次 移動する。このデコーダ72の出力とDWEをANDゲ ート73、74、…、75に入力し論理和をとると、各 ANDゲートの出力BUFOWE、BUF1WE、…、 BUF7WEは、最初の書き込み時にはBUF0WEの 出力が「1」になり、次はBUF1WEが「1」になる という具合に、書き込み毎に順次「1」になる。

【0041】従って、入力データDTは、入力順にBU FOより順に格納されていき、送信データがユニットデ ータの8パイトより小さい場合には、書き込まれないデ ータバッファが生じることになる。後述するように、1 【0038】以上のように、CPUが周波数切り換え時 40 回のユニットデータの書き込みと送信が終了する毎に、 各データバッファは初期化され、各データバッファのビ ットは「0」に設定されるので、送信データが書き込ま れないデータバッファの各ピットは「0」のままであ る。これがフィルパターンである。データバッファに書 き込まれたデータは、パラレル・シリアル変換器55に 出力される。図8のマルチプレクサ (MPX) 68は、 データバッファBUF0、BUF1、…、BUF7に格 納されたデータからパラレル・シリアル変換器55に出 カするデータを選択する回路であり、読み出し信号BU がなくなることになる。更に、これによりCPUの制御 50 FORE、BUF1RE、…、BUF7REに従ってど のデータバッファのデータを出力するか選択する。

【0042】各データバッファは8ビット構成であり、 1個のデータバッファのデータは、通信用クロック信号 CKの8カウントでシリアルデータに変換される。従っ て、8カウントのCK毎に読み出し信号を変化させて読 み出すデータバッファを変更すると共に、パラレル・シ リアル変換器55にそのデータをラッチさせる信号PS LDを出力する必要がある。

【0043】図10は、BUFORE、BUF1RE、 …、BUF7RE、PSLD及び上記の各データパッフ 10 ァを初期化する信号LDENDを生成する回路を示す図 である。図10において、ビットカウンタ76は、上記 の各データバッファの8ビット分のクロックCKをカウ ントするカウンタであり、それが8ビットカウントした ことをコンパレータ77が検出するとPSLDを出力す る。ビットカウンタ76は8ピットをカウントするとキ ャリィCを発生するので、これをバイトカウンタ78で カウントする。バイトカウンタ78は何番目のデータッ ファを読み出すかを示しており、その値をデコーダ79 でデコードして組み合わせ回路80でPSLDと論理積 20 をとるとBUFORE、BUF1RE、…、BUF7R Eが得られる。バイトカウンタ78は「8」をカウント するとLDENDを発生するようになっており、LDE NDによってデータバッファの各ビットを「0」に初期

【0044】次に上記のような1バイトのデータバッファが8個あり、すなわち送信のデータユニットが8パイトで、送信するデータが5パイトしかない場合を例とした第3実施例のタイムチャートを図11と図12に示す。図11が書き込みの動作におけるタイムチャートを示す。書き込み動作においては、各データバッファBUF0~BUF7は初期化されており、図11に示すように、CPUから書き込み信号DWEと書き込むデータが5回入力され、データバッファBUF0~BUF4にデータが格納される。書き込みの行われないデータバッファBUF5~BUF7の各ビットは「0」である。データ書き込み終了信号DLが入力されると、送信動作が開始される。

【0045】送信動作においては、図12に示すように、1個のデータバッファの8ビットのデータをPSLDに従ってパラレル・シリアル変換器55にラッチし、クロック信号CKに従って、シリアルデータに変換する。1個のデータバッファの8ビットのデータの変換が終了すると次のデータバッファのデータをシリアルデータに変換する。これを8個のデータバッファ分繰り返す。よってデータの書き込まれていないBUF5~7には自動的にフィルパターンが格納される。

【0046】以上、第3実施例の送信部について説明したが、ここでは説明を簡単にするために、データバッフ

14

ァの書き込みが終了した後送信を開始するものとして説明したが、通常は図19に示すようなFIFO (First In First Out) 回路を使用することにより、データバッファへの書き込みを開始すると同時にデータの送信を開始する。FIFO回路は、図8乃至図10の回路にFIFO動作を行わせるような制御回路を付加することにより実現できる。FIFO回路は従来から広く使用されており、それ自体は直接本発明に関係しないので、ここでは説明を省略する。

9 【0047】以上のように、送信部内部でフィルパターンを発生することにより、CPU11はフィルパターンの発生及び転送を行う必要がなくなり、CPUの負担が軽減される。それと共に、データ転送によるデータパスの専有率が低減されるためにシステム全体のパフォーマンスも向上する。従って、処理能力の低い安価なCPUの使用や動作クロックの遅い低消費電力のCPUの使用が可能になる。

#### [0048]

【発明の効果】以上説明したように、本発明によれば、 試験の容易なステートマシンが実現されると共に、通信 端末装置におけるマイクロコンピュータの負担が低減される。

#### 【図面の簡単な説明】

- 【図1】本発明の実施例の全体構成図である。
- 【図2】本発明の第1実施例のステートマシンの回路構成を示すプロック図である。
- 【図3】第1実施例における状態遷移入力レジスタ出力の概要を示す図である。
- 【図4】第1実施例の状態遷移タイムチャートである。
- 30 【図5】本発明の第2実施例の状態遷移図である。
  - 【図6】第2実施例の状態遷移タイムチャートである。
  - 【図7】本発明の第3実施例の送信部の基本構成を示す 図である。
  - 【図8】第3実施例のデータバッファとバラレル・シリアル変換器の構成を示す図である。
  - 【図9】図8の信号を発生する回路(その1)を示す図である。
  - 【図10】図8の信号を発生する回路(その2)を示す図である。
- 60 【図11】第3実施例のデータバッファへのデータの書き込み動作を示すタイムチャートである。
  - 【図12】第3実施例の送信動作を示すタイムチャートである。
  - 【図13】従来の通信端末装置の構成例を示す図である。
  - 【図14】従来のステートマシンの構成を示す図である。
  - 【図15】従来のステートマシンの状態遷移図の例を示す図である。
- たが、ここでは説明を簡単にするために、データバッフ 50 【図16】従来のステートマシンの状態遷移タイムチャ

15

ートを示す図である。

【図17】従来の通信制御ステートマシンの状態遷移図

【図18】通信におけるユニットデータの構成例を示す 図である。

【図19】従来の送信部の構成を示す図である。

【図20】従来方式によるデータ書き込み処理を示すフ ローチャートである。

【符号の説明】

1…マイクロコンピュータ

11...CPU

17…ステートマシン

18…受信部

19…送信部

20…PLL回路

3 1…ステートコントロール回路

3 2…状態ラッチ

33…ステートデコーダ

3 4…切り換え回路

10 35…レジスタ

#### [図1]

#### 本発明の実施例の全体構成

# [図3] 第1実施例状態選移レジスタの概要

16


(1)

構成

状態選移 レジスタ: D7 D6 D5 D4 D3 D2 D1 DO


> (2) ピット機能

| ピット番号 | ピット説明   |
|-------|---|
| לט    | 状態遷移モードビット<br>0:適常効作<br>1:状態遷移設定モード   |
| D6    | 状態通移保持モードピット<br>0:通常動作<br>1:状態保持  |
| D5∼D0 | 状態運移コード<br>090000:状態 a<br>090001:状態 b<br>090010:状態 c<br>090011:状態 d<br>00011:状態 d<br>000100:状態 e<br>000101:状態 f |




[図2]

#### 第1実施例のステートマシン



【図7】

### 第3実施例の送信部の基体構成





[図4]

第1実施例の状態遷移タイムチャート

[図19]

#### 従来の送信部の構成






[図5]

第2実施例での状態遷移図


[図20]

### 従来方式によるアータ書込み処理




[図6]

## 第2実施例での状態遷移タイムチャート



[図8]

## 第3実施例のテータバッファとP/S変換器





【図9】

## 図8の信号を発生する図路(その1)


# [図10]

#### 図8の信号を発生する回路(その2)






【図11】 第3実施冊のアータバッファへの書込み動作




【図12】




[図15]

【図16】

従来例の状態遷移タイムチャート






【図17】

# 従来の通信制御ステートマシンの状態遷移

EB·EC·EF



F3…制御チャンネル起動中 F7…通信チャンネル起動中 F5…通信チャンネル同期中 F10 …とまり本チャンネル和起動 F5…通信チャンネル同期中 F11 …通信チャンネル再起動中